基于FPGA的M⁃LVDS—千兆以太网转换器设计

摘 要： 针对智能家居系统诸多监测模块无法同时完成多节点间高速通信的问题，设计一种基于M⁃LVDS接口和千兆以太网接口的数据转化模块。该模块结合M⁃LVDS接口多节点通信和千兆以太网高速数据传输等优点，以FPGA作为核心控制器，基于UDP协议搭建控制逻辑，实现M⁃LVDS与千兆以太网之间的数据交互。测试结果表明，数据转换结果准确、可靠，实现了智能家居控制平台与多节点设备的高速通信。

关键词： 数据转化； 多节点； 高速通信； FPGA； M⁃LVDS； 千兆以太网

中图分类号： TN919⁃34； TP336 文献标识码： A 文章编号： 1004⁃373X（2018）19⁃0023⁃04

Abstract： Since the numerous monitoring modules of smart home system can′t complete the high⁃speed communication among multiple nodes at the same time， a data conversion module based on M⁃LVDS interface and gigabit Ethernet interface was designed. The module combines the advantages of multi⁃node communication of M⁃LVDS interface and high⁃speed data transmission of gigabit Ethernet， takes FPGA as its core controller， and establishes the control logic based on UDP protocol to realize the data interaction between M⁃LVDS and gigabit Ethernet. The testing results show that the data conversion results are accurate and reliable， and the converter realizes the high⁃speed communication between the smart home control platform and multi⁃node device.

Keywords： data conversion； multi⁃node； high⁃speed communication； FPGA； M⁃LVDS； gigabit Ethernet

0 引 言

智能家居系统中对家居环境监测的传感器和调节单元分布式排列在不同区域，需要同时与多设备通信。由于家居环境大量视频、声音等监测对象的加入，对数据传输的高实时性和高传输速率以及低功耗提出了更高的要求。为了将分布在多处的传感器采集的大量数据统一分析和管理，需要实现多节点的高速互连通信。M⁃LVDS支持多节点互连的拓扑结构，可提供高的数据传输速率和更低的功耗，实现数据的可靠高速传输[1]。FPGA作为核心控制器，采用太网物理层芯片实现千兆以太网与计算机通信。本文基于实际需求设计一种千兆以太网和M⁃LVDS接口转换模块，以实现智能家居各监测模块大量实时数据与系统平台之间可靠、高速传输。

1 系统总体框架设计

M⁃LVDS和千兆以太网接口数据转换模块结构如图1所示。主要由以太网通信模块、FPGA主控模块、M⁃LVDS通信模块组成。

系统上电后，FPGA对M88E1111进行初始化，完成相关寄存器的配置，启动发送数据包进程与接收数据包进程。数据上传过程为多节点间数据经M⁃LVDS接口传输到M⁃LVDS通信模块，数据完成鏈路层数据解码后通过DDR3缓存控制器写入DDR3缓存。以太网数据传输模块读取DDR3缓存数据，数据按照UDP协议在千兆以太网通信模块中打包后通过GMII接口传输给物理层，控制平台经RJ45网口读取数据[2]。数据下发过程与上传过程类似，通信数据通过以太网接口下发至转换器，FPGA解析后将其写入缓存中，M⁃LVDS通信模块读出FIFO缓存的数据，将数据编码后经过M⁃LVDS通信模块发送到M⁃LVDS总线上，总线上的设备将根据协议获取对应的数据。

2 硬件电路设计

2.1 M⁃LVDS通信电路设计

M⁃LVDS通信模块采用SN65MLVD203全双工收发器芯片，采用双线差分多节点传输结构，可实现250 Mb/s高速通信。以时钟源方式实现传输数据位同步，同时发送时钟和数据。接收时按照同步时钟接收，实现数据串行传输。M⁃LVDS收发器可实现线或功能及各节点间总线的共享机制与总线的非破坏性仲裁机制[3]。

通过长电缆连接的节点之间，常因节点间的地线电位差导致节点地环路电流，形成差模干扰。为确保数据传输的可靠性，基于TPS76333设计电源隔离电路，防止不必要的电流损害影响电子元件的工作，实现信号和电源的完整隔离。选用ISO7842为M⁃LVDS驱动器的逻辑输入和接收器的逻辑输出提供数字隔离，提升数据传输的完整性。

2.2 千兆以太网通信电路设计

参考文献

[1] 张法全，李宗敏，王国富，等.分布式多通道同步采集系统设计[J].电视技术，2015，39（23）：35⁃39.

ZHANG Faquan， LI Zongmin， WANG Guofu， et al. Distributed multi⁃channel synchronization acquisition system design [J]. TV engineering， 2015， 39（23）： 35⁃39.

[2] 何润岸.基于UDP进行大规模数据传输的可靠传输系统的设计与实现[D].济南：山东大学，2015.

HE Run’an. Design and implementation of reliable transmission system for large⁃scale data transmission based on UDP [D]. Jinan： Shandong University， 2015.

[3] 黄万伟.Xilinx FPGA高速串行传输技术与应用[M].北京：电子工业出版社，2015.

HUANG Wanwei. High⁃speed serial transmission technology and application of Xilinx FPGA [M]. Beijing： Publishing House of Electronics Industry， 2015.

[4] 朱保琨，劉广文.千兆以太网通信端口FPGA设计与实现[J].计算机工程与设计，2016，37（9）：2292⁃2298.

ZHU Baokun， LIU Guangwen. Design and implementation of gigabit Ethernet communication port based on FPGA [J]. Computer engineering & design， 2016， 37（9）： 2292⁃2298.

[5] 佘颜.基于DDR3控制器的高速存储接口系统的设计与验证[D].西安：西安电子科技大学，2015.

SHE Yan. Design and verification of high⁃speed memory interface system based on DDR3 controller [D]. Xi’an： Xidian University， 2015.

[6] KIM J H. Buffering circuit， semiconductor device having the same， and methods thereof [J]. Journal of pharmaceutical sciences， 2015， 99（7）： 3030⁃3040.

[7] 宋飞，冯旭哲.基于硬件协议栈芯片的高速以太网接口设计[J].工业仪表与自动化装置，2012（4）：57⁃59.

SONG Fei， FENG Xuzhe. Design of high⁃speed Ethernet interface based on hardware protocol stack chip [J]. Industrial instruments and automation device， 2012（4）： 57⁃59.

[8] 张磊，何昕，魏仲慧，等.基于千兆网接口的星敏感器图像显示与存储[J].液晶与显示，2015，30（1）：114⁃119.

ZHANG Lei， HE Xin， WEI Zhonghui， et al. Display and storage of star sensor image based on Gigabit network interface [J]. Liquid crystals & displays， 2015， 30（1）： 114⁃119.

[9] 阿永嘎.多位串行M⁃LVDS高速网络式仪器总线的研究[D].杭州：浙江大学，2010.

A Yongga. Research on multi⁃bit serial M⁃LVDS high speed network instrument bus [D]. Hangzhou： Zhejiang University， 2010.

[10] SONG K C， LI C X， YE L Y， et al. Signal integrity optimization of MLVDS based multi⁃master instrument bus [C]// 2014 IEEE International Symposium on Electromagnetic Compatibility. Raleigh： IEEE， 2014： 433⁃437.